Darlington CMOS inverter tabanlı paralel analog-sayısal dönüştürücü tasarımı
Yükleniyor...
Dosyalar
Tarih
2018
Yazarlar
Dergi Başlığı
Dergi ISSN
Cilt Başlığı
Yayıncı
Erişim Hakkı
info:eu-repo/semantics/openAccess
Özet
Yapılan bu çalışmada, CMOS eşik gerilimine göre çalışan Darlington CMOS İnverter devresi kullanılarak 4-bit paralel analog-sayısal dönüştürücü(A/S) yapısı önerilmiştir. Bu yüzden genel blok yapıda kullanılan nicemleme gerilimlerini elde etmek için gerekli olan direnç bölme dizisine ihtiyaç kalmamıştır. Darlington yapısı, genellikle bipolar transistor için kullanılan bir yapı iken burada CMOS yapısı için önerilmiştir. Bu sayede kullanılan inverter devresinin kazancı artırılmıştır. Önerilen 4-bit paralel A/S dönüştürücü için besleme gerilimi +1.8V, sistemin saat frekansı 10GHz, analog giriş işaretinin frekansı 100MHz alındığında elde edilen benzetim sonuçlarına göre güç tüketimi 96.6mW, INL hatası (0/-1.24)LSB, DNL hatası ise (-0.71/+0.82)LSB olarak ölçülmüştür. Tasarımı yapılan sistemin benzetim sonuçları şematik devre üzerinden alınmıştır
This article presents a 4-bit parallel analog-to-digital converter was designed by using Darlington CMOS Inverter which is operated in accordance with CMOS threshold voltage. Thus, there is no need to use resistance array block for obtaining quantization voltage in this structure. Generally, the darlington structure is used on bipolar junction transistor circuits, however it is proposed for CMOS circuits in this study. Hence, the gain of inverter circuit increases. According to simulation results, power consumption is 96.6mW, DNL and INL errors are (-0.71/+0.82)LSB and (0/-1.24)LSB respectively. The provided power consumption, DNL and INL measures are observed at 100MHz input with 10GS/s sampling rate. All the simulation results were obtained from schematic circuits
This article presents a 4-bit parallel analog-to-digital converter was designed by using Darlington CMOS Inverter which is operated in accordance with CMOS threshold voltage. Thus, there is no need to use resistance array block for obtaining quantization voltage in this structure. Generally, the darlington structure is used on bipolar junction transistor circuits, however it is proposed for CMOS circuits in this study. Hence, the gain of inverter circuit increases. According to simulation results, power consumption is 96.6mW, DNL and INL errors are (-0.71/+0.82)LSB and (0/-1.24)LSB respectively. The provided power consumption, DNL and INL measures are observed at 100MHz input with 10GS/s sampling rate. All the simulation results were obtained from schematic circuits
Açıklama
Anahtar Kelimeler
Darlington CMOS, İnverter, Analog Sayısal, Dönüştürücü, Paralel A/S Dönüştürücü, Analog-to-Digital, Converter, Parallel A/D Converter
Kaynak
Gazi Üniversitesi Fen Bilimleri Dergisi Part C: Tasarım ve Teknoloji
WoS Q Değeri
Scopus Q Değeri
Cilt
6
Sayı
1
